技(ji)術文(wen)章
當(dang)前位(wei)置：
主頁 >
技(ji)術文(wen)章 > 超(chao)聲波流量計(ji)數字(zi)化控制(zhi)技(ji)術應(ying)用(yong)
超(chao)聲波流量計(ji)數字(zi)化控制(zhi)技(ji)術應(ying)用(yong)
更(geng)新時間：2011-12-12 點(dian)擊次數：9493
超(chao)聲波流量計(ji)超(chao)聲波發生(sheng)器(qi)應用(yong)數字(zi)化控制(zhi)技(ji)術壹(yi)般有(you)三(san)種形(xing)式(shi)：
1、超(chao)聲波流量計(ji)采(cai)用(yong)AVR單(dan)片(pian)機控制(zhi) 單(dan)片(pian)機是壹(yi)種在(zai)壹(yi)塊芯(xin)片上集(ji)成(cheng)了CPU.RAM/ ROM、定時器/計數器(qi)和I/O接口等單(dan)元的(de)微控制(zhi)芯片(pian)， 具(ju)有(you)速(su)度快(kuai)，功能(neng)強(qiang)、效(xiao)率高、體(ti)積(ji)小(xiao)，性能(neng)可(ke)靠(kao)、抗(kang)幹(gan)擾(rao)能(neng)力(li)強(qiang)等優(you)點，在(zai)各(ge)種(zhong)控(kong)制(zhi)系(xi)統(tong)中應(ying)用(yong)廣(guang)泛。單(dan)片(pian)機的CPU經(jing)歷了由(you)4、8，16、32直至64位(wei)的發展過(guo)程。在(zai)超(chao)聲波發生(sheng)器(qi)中，單(dan)片(pian)機主要(yao)用(yong)作數據采(cai)集(ji)和運(yun) 算處(chu)理、電壓電流(liu)調節(jie)、PWM信號生(sheng)成(cheng)、系(xi)統(tong)狀態監(jian)控和(he)故障(zhang)自(zi)我(wo)診(zhen)斷(duan)等，壹(yi)般作為整個電(dian)路的(de)主控(kong)芯片(pian)運(yun)行(xing)，完成(cheng)多(duo)種綜合功能(neng)。配(pei)合(he)D/A轉換器(qi)和MOSFET功率模(mo)塊(kuai)實現(xian)脈寬(kuan)調制(zhi).另外(wai)，單(dan)片(pian)機還具(ju)有對過(guo)流，過(guo)熱。欠(qian)壓等情(qing)況的中(zhong)斷(duan)保(bao)護(hu)以及(ji)監(jian)控功(gong)能(neng)。 單(dan)片(pian)機控制(zhi)克服(fu)了模(mo)擬電(dian)路(lu)的固(gu)有(you)缺陷(xian)，通(tong)過(guo)數字(zi)化的控制(zhi)方法(fa)，得到(dao)高精度和(he)高穩定度的控制(zhi)特性，並可實現(xian)靈(ling)活(huo)多(duo)樣的(de)控(kong)制(zhi)功能(neng)。
2、超(chao)聲波流量計(ji)采(cai)用(yong)DSP控(kong)制(zhi) 數字(zi)信號處(chu)理器是(shi)近(jin)年(nian)來(lai)迅速(su)崛起(qi)的新(xin)壹(yi)代可編(bian)程(cheng)處理器。其(qi)內(nei)部集成(cheng)了波特率超聲波發生(sheng)器(qi)和FiFO緩沖(chong)器(qi)，提供高速(su)同步(bu)串(chuan)口和標準異步(bu)串(chuan)口，有的片(pian)內(nei)還集成(cheng)了采(cai)樣(yang)/保(bao)持和A/D轉換電(dian)路，並提供PWM信號輸(shu)出。與(yu)單(dan)片(pian)機相比，DSP具(ju)有更(geng)快(kuai)的CPU。更(geng)高的(de)集(ji)成(cheng)度(du)和更(geng)大容量的(de)存儲器。 DSP屬(shu)於精簡(jian)指(zhi)令系(xi)統(tong)計算(suan)機(ji)（Risc），大多(duo)數指(zhi)令都(dou)能(neng)在(zai)壹(yi)個周(zhou)期內(nei)完成(cheng)並(bing)可通過(guo)並行(xing)處(chu)理技(ji)術，在(zai)壹(yi)個指(zhi)令周(zhou)期內(nei)完(wan)成(cheng)多(duo)條指(zhi)令。同時，DSP采(cai)用(yong)改(gai)進的哈(ha)佛(fo)結構，具有(you)獨(du)立的(de)程序和(he)數據空(kong)間，允(yun)許(xu)同時存儲程序和(he)數據。內(nei)置(zhi)高速(su)的硬件乘法(fa)器，增(zeng)加了多(duo)級流水線。使其具有高速(su)的數據運(yun)算(suan)能(neng)力(li)。而單(dan)片(pian)機為復(fu)雜指(zhi)令系(xi)統(tong)計算(suan)機(ji)（CiSC），多(duo)數指(zhi)令要(yao)2-3個(ge)指(zhi)令周(zhou)期才(cai)能(neng)完(wan)成(cheng).單(dan)片(pian)機采(cai)用(yong)諾依曼結構，程序和(he)數據在(zai)同壹(yi)空間存儲，同壹(yi)時刻只能(neng)單(dan)獨(du)訪(fang)問指(zhi)令或(huo)數據。單(dan)片(pian)機的ALU只能(neng)做(zuo)加(jia)法(fa)，而乘法(fa)則(ze)需 要(yao)由(you)軟(ruan)件來實現(xian)，因而需要(yao)占(zhan)用(yong)較多(duo)的指(zhi)令周(zhou)期，速(su)度比較慢。與(yu)16位(wei)單(dan)片(pian)機相比。DSP執行(xing)單(dan)指(zhi)令的(de)時間快(kuai)8—10倍(bei)，壹(yi)次乘法(fa)運算(suan)時間快(kuai)16-30倍(bei)。在(zai)超(chao)聲波發生(sheng)器(qi)中。DSP可以完(wan)成(cheng)除(chu)功率變換以外(wai)的所有功(gong)能(neng)，如(ru)主電(dian)路控(kong)制(zhi)、系(xi)統(tong)實日十監(jian)控及(ji)保(bao)護(hu)雖然DSP有(you)著許(xu)多(duo)優(you)點，但是(shi)它(ta)也(ye)存在(zai)壹(yi)些(xie)局限性，如采(cai)樣(yang)頻率的選(xuan)擇(ze)、PWM信號頻率及其精度、采(cai)樣(yang)延時、運算時(shi)間及(ji)精度等(deng)。這(zhe)些(xie)因(yin)素(su)會或多(duo)或少(shao)地(di)影(ying)響(xiang)超聲波流量計(ji)電(dian)路的(de)控制(zhi)性能(neng)。
3、超(chao)聲波流量計(ji)采(cai)用(yong)FPGA控(kong)制(zhi) 現(xian)場可(ke)編(bian)程(cheng)門陣列(lie)（FPGA）屬(shu)於可(ke)重(zhong)構器件，其內部(bu)邏輯(ji)功能(neng)可(ke)以根據需要(yao)任(ren)意設定，具有集成(cheng)度(du)高、處(chu)理速(su)度快(kuai)。效率高等(deng)優(you)點。其結構主要(yao)分為(wei)三(san)部分：可(ke)編(bian)程(cheng)邏輯(ji)塊、可(ke)編(bian)程(cheng)I/O模(mo)塊(kuai)、可(ke)編(bian)程(cheng)內部連(lian)線。由於FPGA的集成(cheng)度(du)非常(chang)大(da)，壹(yi)片FPGA少(shao)則(ze)幾千(qian)個等(deng)效門，多(duo)則(ze)幾萬(wan)或(huo)幾(ji)十萬(wan)千(qian)等(deng)效門。所以壹(yi)片FPGA就(jiu)可以實現(xian)非常(chang)復(fu)雜的(de)邏(luo)輯(ji).替(ti)代多(duo)塊集(ji)成(cheng)電(dian)路和分立元件組成(cheng)的(de)電路。它(ta)借助於硬件描(miao)述(shu)語言(yan)（VHDL）來(lai)對系(xi)統(tong)進行設計(ji)，采(cai)用(yong)三(san)個層(ceng)次（行為描(miao)述(shu)、PJL描(miao)述(shu)、門級描(miao)述(shu)）的硬件描(miao)述(shu)和自(zi)上至(zhi)下(xia)（從系(xi)統(tong)功能(neng)描(miao)述(shu)開始(shi)）的設計(ji)風格，能(neng)對三(san)個層(ceng)次的描(miao)述(shu)進行混(hun)合仿(fang)真，從而可以方便(bian)地(di)進行數字(zi)電路設計(ji)，在(zai)可(ke)靠(kao)性、體(ti)積(ji)、成(cheng)本(ben)上具(ju)有相當優(you)勢(shi).比較而言，DSP適(shi)合取樣速(su)率低和軟(ruan)件復雜程(cheng)度(du)高的(de)場合(he)使(shi)用(yong);而當系(xi)統(tong)取樣速(su)率高（MHz級），數據率高（20MB/s以上）、條(tiao)件操作少、任(ren)務比較固(gu)定時，FPGA更(geng)有優(you)勢(shi)。
